Samsung và SK Hynix đối phó với HBM4E tản nhiệt, lớp trung gian AI có thể mở rộng đến 40 lần

TrendForce ngày 12 tháng 10 dẫn nguồn từ Chosun Biz báo cáo, với việc AI đóng gói chứa nhiều chip tính toán và lưu trữ hơn, lớp trung gian kết nối chip tính toán với HBM dự kiến sẽ lớn hơn đáng kể, việc tản nhiệt HBM thế hệ tiếp theo trở nên quan trọng hơn. Samsung Electronics đang chuẩn bị nhiều công nghệ để đối phó với thách thức tản nhiệt HBM4E dự kiến sẽ bắt đầu sản xuất hàng loạt vào năm tới.

Hiện tại, diện tích lớp trung gian AI đã khoảng 5,5 lần diện tích lớn nhất mà máy khắc EUV có thể phơi sáng một lần là 858 mm vuông. Các chuyên gia trong ngành thiết bị bán dẫn dự đoán, lớp trung gian mang HBM có thể mở rộng lên đến 9 lần, 12 lần diện tích đó, cuối cùng khoảng 40 lần. Nguyên nhân bao gồm việc thu nhỏ quy trình bị hạn chế và sự phổ biến của đóng gói chiplet kiểu 2.5D, chip đơn lẻ với quy trình tiên tiến khó đáp ứng nhu cầu tính toán AI, nhiều chiplet tính toán và HBM được xếp chồng lên cùng một lớp trung gian.

Samsung đang xem xét việc kết hợp liên kết đồng và khối đường dẫn nhiệt. Cái trước kết nối đồng với đồng trực tiếp thay thế các điểm nhô vi giữa các hạt DRAM xếp chồng, có thể thu hẹp khoảng cách giữa các lớp, làm cho việc xếp chồng mỏng hơn và cải thiện tản nhiệt, Samsung đã trình diễn vào tháng 3 năm 2026 tại NVIDIA GTC. Khối đường dẫn nhiệt chịu trách nhiệm thiết lập đường dẫn nhiệt chuyên dụng cho khu vực D2D PHY truyền tải tốc độ cao với GPU trên các hạt cơ sở HBM, Samsung đang xác minh với HBM4E và dự định áp dụng trong HBM5. Theo ETNews, iHBM của SK Hynix đã đặt vật liệu làm mát có độ dẫn nhiệt cao nhưng cách điện xung quanh khu vực D2D PHY nơi nhiệt tập trung, dự kiến có thể giảm điện trở nhiệt khoảng 30%.